概要: ソフトウェア開発においてデバッグに要するコストを削減することを目的として，欠陥限局に関する研究が盛んに行われている．欠陥限局とは，プログラム中に存在する欠陥箇所を推測する技術である．既存手法として，プログラムとそのテストスイートを入力とし，各テストケースの成否と実行経路の情報を用いて欠陥限局を行う手法が提案されている．この手法には，入力として与えられるテストスイートによって欠陥限局の精度が大きく左右されるという特徴がある．テストスイートから得られる実行経路の情報が十分でない場合，欠陥限局の精度は低くなる．そこで本研究では，欠陥限局の精度を向上させるため，既存のテストスイートの経路網羅を高めるテストケースを生成する手法を提案する．提案手法は，欠陥を含むプログラムに対するテストケースを生成し，その中から既存のテストスイートの経路網羅を高めるテストケースのみを選択する．経路網羅とは，プログラムの全ての実行経路のうち，テストで実行された実行経路の割合である．経路網羅では，実行経路を文の実行順序や実行回数を考慮する文の列として考えるため，ループを含むプログラムでは実行経路の総数が無数になる．そのため，本研究では実行経路を文の列ではなく，文の実行順序や実行回数を考慮しない文の集合として考えることで実行経路の総数を有限に捉える．評価実験として，提案手法で生成したテストケースを既存のテストスイートに追加して欠陥限局を行った．その結果，70.6%の欠陥箇所において，既存のテストケースのみを用いる場合よりも提案手法により生成したテストケースを追加した方が限局の精度が向上した．

@inproceedings{九間哲士2020,
  author = {九間 哲士 and 肥後 芳樹 and 柗本 真佑 and 楠本 真二},
  title = {欠陥限局に適したテストスイートに関する考察},
  booktitle = {電子情報通信学会技術研究報告},
  volume = {119},
  number = {362},
  pages = {019--024},
  year = {2020},
  month = {jan},
  url = {https://www.ieice.org/ken/paper/20200114n1UD/}
}